CG20260723002
2026-07-29 00:00
有营业执照，无违规违纪记录。
采购高精度时钟同步微系统芯片-需求公告
发布日期：2026-07-24
| 序号 | 物品名称 | 品牌/生产商 | 指标需求 | 计量单位 | 采购数量 | 交货周期 | 交货地点 | 备注 |
|---|---|---|---|---|---|---|---|---|
| 1 | 采购高精度时钟同步微系统芯片 | 完成高精度时钟同步芯片的SIP设计仿真、基板加工、微组装及全功能测试，核心部件包含FPGA裸片，100fs级时钟芯片、高稳定晶振, 加载Flash等，完成整体SIP混合封装的调试优化与交付验收。 SIP混合封装芯片的功能性能要求： 1、基础系统接口：外部引出系统时钟、复位、测试接口、JTAG接口及调试串口， 2、存储接口：引出DDR3接口；内部Flash为FPGA存储配置文件 3、FPGA配置接口：引出FPGA加载配置接口、加载成功指示接口及JTAG调试接口， 4、高速差分与串行接口：不少于90对HR BANK LVDS差分线（含不少于6对时钟差分线）、不少于38对HP BANK LVDS差分线（含不少于2对时钟差分线），预留不少于8路GTX收发信号， 5、高精度时钟同步系统设计：系统搭载100fs级低抖动时钟芯片，配套集成高稳定晶振、滤波电容等核心器件；支持4路时钟输出。 6、电源与布线设计：为时钟系统设计独立稳压供电、去耦滤波电路，实现电源分区管控 | 套 | 10 | 3个月内 | 北京 |
欢迎广大供应商前来报价！